視頻采集系統(tǒng)在工業(yè)領域應用廣泛，隨著多媒體技術的快速發(fā)展，對視頻采集、處理和傳輸性能的要求也不斷提高，如高采集速度、低功耗、抗干擾性、實時性及擴展性等。這里提出了以Virtex-5為核心，由ADV7188為視頻解碼器，PCIExpress為傳輸總線組成的集視頻采集、壓縮、傳輸于一體的多功能視頻處理系統(tǒng)。該系統(tǒng)能夠實現(xiàn)實時海量傳輸多路數(shù)字視頻。Virtex-6支持的PCI Express的×1通道的傳輸率已達3．2Gb/s。
由于該系統(tǒng)設計體積小、功耗低且滿足工況要求，可應用于公共場合、工廠和井下作業(yè)等需多點遠距離監(jiān)控環(huán)境較惡劣場所。
1 PCI Express總線簡介
PCI Express是一種主流的串行標準，它是2002年問世的第三代I/O互聯(lián)技術，為從PCI到PCIX提供了一條升級路徑。PCI Express是PC產業(yè)的標準互聯(lián)技術，具有可升級能力，可擴展的功能集，很強的市場適應能力和低成本等特性。其高速串行標準能以每條通道2．5 Gb/s的線速進行雙向通信，分層數(shù)據包的架構有助于模塊化設計。通過更簡單的升級就能實現(xiàn)帶寬增強(高達80 GB)——1、2、4、8、16和32條通道。PCI Express的先進功能，比如可靠性、電源管理和熱插拔，借助虛擬通道、業(yè)務等級和服務質量(QoS)等特性支持下一代三維/多媒體業(yè)務。
2 系統(tǒng)硬件設計
該系統(tǒng)設計采用視頻解碼器+FPGA，其功能是接收PAL等制式模擬視頻信號，轉換為滿足ITU-R BU．656格式的數(shù)字信號，將多路視頻打包，經PCI Express總線傳輸?shù)接嬎銠C。
這里采用ADV7188來采集PAL制式的視頻信號，Videx-5的I2C總線控制器通過I2C總線來對其進行配置和控制。選用Virtex-5系列中的XC5-VFX30T，此器件具有強大的處理能力和豐富的外部設備接口，能滿足各種不同應用環(huán)境的控制與圖像輸出需要。Virtex-5器件具有視頻處理IP核，可以按照使用要求配置，同時具有PCI Express、PPC440等IP核，PPC440在667MHz的時鐘主頻下，數(shù)字處理能力可達到1600DMI/s，內部具有256 KB的SRAM。Virtex-5具有2條I2C接口，多達8條(32 bit)具有主控器的外設總線接口，支持外部、內部和內存間的DMA方式，2條
10/100/100 Mb/s半或全雙工以太網接口，圖1為該系統(tǒng)設計硬件原理框圖。
3 主要組成部分的原理實現(xiàn)
3．1 視頻采集處理電路
3．1．1 視頻解碼器選型
在選擇視頻解碼器時，主要考慮功能、性能、尺寸、性價比及低功耗等方面，故選擇了ADV7188型視頻解碼器件。該器件具有以下特性：
可以自動檢測到NTSC-M/J/4．43,PAL-M/N/B/G/H/I/D和SECAM制式信號的輸入；單一時鐘28．636 36 MHz；4路模擬視頻12位AD采集；5線自適應梳狀濾波；
降低數(shù)字噪聲；集成有自適應白電平峰值的自動增益控制器；具有鎖定較弱的、噪聲和不穩(wěn)定視頻源的設計；12路模擬輸入通道；輸入視頻信號幅度，為0．5～1．5 V；在沒有輸入視頻信號情況下可以自行產生行場同步信號；亮度帶寬邊緣增強是可編程的；色調、對比度、亮度、飽和度可編程；YCbCr以20/16/10/8位4：2：2形式輸出；支持工業(yè)標準的I2C接口；電源為+3．3 V，1．8 V；下電模式；采用80引腳，無鉛的LQFP封裝；工作溫度為-40～+85℃。
3．1．2 視頻采集電路工作原理
視頻采集電路是以為ADV7188為核心，采集多路的PAL、NTSC或SECAM制式模擬視頻信號，具有增強較弱的模擬視頻信號，可進行降噪處理和提高數(shù)字視頻信號質量的功能。AD7188的詳細電路可參見ADV7188的器件手冊。由于ADV7188對電源要求較高，該系統(tǒng)設計對電源進行隔離、去耦、低頻濾波等處理。為了廣泛應用，這里采用頻率為28．636 36 MHz的石英晶體諧振器，頻差為±20 ppm。圖2為視頻平裝的晶振電路。
根據PCB布線，Cstray通常為2～3pF，ADV7188器件管腳到電源地的電容值Cpg為4 pF，石英晶體諧振器的負載電容Cload為15 pF。由C1= C2=2(Cload-Cstray)-Cpg可計算出C1和C2的電容值為24 pF，按照E12系列的優(yōu)選值，選取電容值為22pF。
設計中利用ADV7188的下電模式，當此片沒有模擬視頻輸入或不需工作時，將其下電，其功耗將由工作時的0．6 W降到1 mW左右，能極大地減少系統(tǒng)待機功耗。
3．1．3 視頻采集電路的配置
在FPGA內設計I2C總線控制器，配置為和視頻解碼器I2C接口時鐘一致的接口總線。通過FPGA上電配置，達到對FPGA內的FIFO初始化，初始化數(shù)據為視頻采集電路的配置數(shù)據，配置數(shù)據見表1。
